Для любителей ПЛИС-ов, ASIC-ов, архитектуры и микроархитектуры — еще про семинары и про конвейеры

    Коллеги: как вы возможно уже знаете, компания Imagination Technologies (известная как разработчик GPU внутри Apple iPhone + продолжатель культового проекта Стенфорд/MIPS) вместе с РОСНАНО+МИСиС+МГУ+МФТИ+МИЭТ в Москве, ИТМО в Питере и киевских активистов из КПИ и КГУ — проводит серию семинаров по разработке микросхем и программированию встроенных микропроцессоров. Самый ближайший из этих семинаров будет уже на следующей неделе (18-20 октября в Алма-Ате). В этом посте — текущее почасовое расписание семинаров и немножко эстетичных изображений конвейеров встроенных микропроцессорных ядер, о длине, максимальной частоте и энергопотреблении которых мы немножко поговорим во время семинаров.



    Итак расписания:

    Сначала Алма-Ата.

    18-20 октября 2016 — Алма-Ата, Казахский национальный технический университет имени К. И. Сатпаева.
    Главный организатор — Кафедра автоматизации и управления КазНИТУ, в партнерстве с Almaty Management University.
    Емейл для регистрации на комбинированный семинар по MIPSfpga и Connected MCU — seminar-kazntu@silicon-kazakhstan.com.

    Алма-атинцы попросили сделать семинары на английском, посему вот вам расписание трехдневных семинаров на английском:








    Даты и контактная информация про семинары в России и Украине приведена в посте Микросхемы с разных сторон: семинары Nanometer ASIC, MIPSfpga и Connected MCU в России, Украине и Казахстане. Кратко:


    Предварительное расписание однодневных семинаров по MIPSfpga в МГУ, МФТИ, МИЭТ, ИТМО и КПИ стоит ниже. В конце стоит инфо про возможный дополнительный день, который теоретически может возникнуть в МГУ в дополнение к текущему расписанию:







    Про семинар Nanometer ASIC недавно пост уже был ( habrahabr.ru/post/311662 ) и будет еще один, так как к семинару может быть сделано добавление. Текущее расписание — http://edunano.ru/doc/6335690702352234538.

    А теперь несколько диаграмм конвейеров встроенных микропроцессорных ядер, оптимизированных под разный баланс производительности, максимальной тактовой частоты и энергопотребления. Об этом мы поговорим немного в каждом из семинаров:

    Короткий конвейер, невысокая максимальная тактовая частота, зато низкое энергопотребление:





    Конвейер чуть длиннее, зато максимальная тактовая частота повыше:



    А вот процессор оптимизированный на эффективность (достаточно высокая производительность при невысоком энергопотреблении):





    Оптимизирован на скорость: суперскаляр с OoO:



    До встречи!

    Поделиться публикацией
    AdBlock похитил этот баннер, но баннеры не зубы — отрастут

    Подробнее
    Реклама
    Комментарии 10
    • 0
      Чайка на КДПВ супер!
      • 0
        Вы еще увидите видео с девушкой :-)
      • +2
        А как же Ростов/Казань/Новосибирск?
        Эх… за КАДом жизни нет.
        • +1
          За Новосибирск всеми конечностями!

          P.S.: Алма-Ата далеко за пределами КАДа и тем не менее. Видимо, все дело в организации и желании.
          • 0
            наверняка, до остальных в след году =)
            • 0
              Девушка на фото из новосибирского Академгородка кстати. В следующем посте от нее будет речь, в частности про Новосибирск
            • –2
              Хотел почитать статью, но в первом абзаце увидел РОСНАНО, далее вспомнил слова Чубайса в кризисный год:
              https://life.ru/t/новости/176551 и не стал читать статью, жаль.
              • +2
                Хотел перевести бабушку через дорогу, но вспомнил, что в России плохие дороги и не стал переводить, жаль
              • 0
                В семинарах информация о Xilinx, а на фото — Altera (^:
                • 0
                  MIPSfpga идет и на Xilinx, и на Altera. В России и Украине для образовательных целей лучше использовать Altera, так как сейчас импорт учебных плат с Xilinx Artix-7 — геморой.

                Только полноправные пользователи могут оставлять комментарии. Войдите, пожалуйста.