Pull to refresh
101
0
Иван @ishevchuk

User

Send message

Приглашаем на вебинар про FPGA для начинающих

Reading time 3 min
Views 5.1K

Приветствую! Хочу сообщить, что скоро мы начинаем бесплатный online курс по FPGA!


Первая лекция курса пройдёт 11 мая, начало в 18:00 на канале Twitch MaksimTolkachev. Всю информацию о курсе Вы можете узнать на нашем сайте: НТЦ Метротек. Вебинары про FPGA.


А в этой заметке мы расскажем чуть подробнее про то, для кого курсы созданы и как они будут проходить.


Читать дальше →
Total votes 19: ↑19 and ↓0 +19
Comments 9

ECO Flow в Vivado или работа в режиме редактирования нетлиста

Reading time 37 min
Views 20K

Аннотация


В статье рассмотрен режим работы Vivado, позволяющий вносить изменения в проект на уровне редактирования списка соединений (в дальнейшем – нетлиста). Описаны как сам режим ECO, так и некоторые нюансы, которые появляются во время работы в нём. Приведён демонстрационный пример и описана полная последовательность действий для получения результата, в работоспособности которой может убедиться каждый желающий. Статья будет полезна для «общего развития» FPGA-разработчикам, а особенно — тем, кто часто отлаживает проекты в Logic Analyzer. Надеюсь, работа в этом режиме вызовет интерес у разработчиков, работающих с большими кристаллами, время компиляции в которых может достигать часов (а то и десятков часов), поскольку в этом режиме время, затрачиваемое на имплементацию, при внесении изменений в нетлист может сократиться до буквально пары минут.




Оглавление



В статье очень много картинок не в спойлерах (140 штук). Пожалуйста, будьте внимательны, если заходите с телефона


Читать дальше →
Total votes 22: ↑21 and ↓1 +20
Comments 17

Открываем набор на бесплатные курсы по программированию и разработке под FPGA

Reading time 4 min
Views 17K
Всем привет! Одно из видений нашей компании звучит следующим образом: Мы создаём знания и делимся ими

Делимся знаниями мы не только в своих статьях на замечательном Хабре, но и обучая студентов программированию.

И я с радостью спешу сообщить, что с 1 ноября мы начинаем курсы по следующим направлениям:

  • Разработка под FPGA
  • Программирование микроконтроллеров
  • Системное программирование в Linux
  • Измерение качества телекоммуникационных каналов
  • Основы программной инженерии

Количество мест ограничено, поэтому естественно присутствует входное тестирование.

Прочитать подробности и записаться на курсы можно тут.

А под катом история появления курсов и более подробная информация о направлениях, учебных планах и входном тестировании. Добро пожаловать!
Читать дальше →
Total votes 21: ↑20 and ↓1 +19
Comments 22

Junior FPGA Design Engineer: как стать?

Reading time 11 min
Views 140K
Всем привет!

Иногда начинающие разработчики не очень хорошо представляют, какую литературу надо читать для серьезного изучения того или иного языка.

Разработка под FPGA (ПЛИС) — это не просто какой-то язык. Это очень объемная область, с огромным количеством подводных камней и нюансов.

В этой статье вы найдете:
  • список тем, которые должен освоить начинающий разработчик под FPGA
  • рекомендуемую литературу по каждой из тем
  • набор тестовых вопросов и лабораторных работ
  • классические ошибки новичков (и советы по исправлению)

Добро пожаловать под кат!
Читать дальше →
Total votes 44: ↑44 and ↓0 +44
Comments 58

Как я ошибся при написании хеш-таблицы и какие выводы из этого сделал

Reading time 23 min
Views 25K
Для ясности теоретического понимания нет лучшего пути, чем учиться на своих собственных ошибках, на собственном горьком опыте. (Фридрих Энгельс)

Всем привет!


Несколько недель назад мне в линкедине написал коллега и сообщил, что в моем проекте на гитхабе не совсем верно работает хеш-таблица.


Мне прислали тесты и фикс, и действительно создавалась ситуация, где система "зависала". При расследовании проблемы я понял, что допустил несколько ошибок при верификации. На Хабре тема верификации RTL-кода не слишком подробна расписана, поэтому я и решил написать статью.


Из статьи вы узнаете:


  • как можно организовать хеш-таблицу на FPGA.
  • на чём была построена верификация.
  • какие ошибки я допустил (они привели к тому, что бага не была замечена раньше).
  • как это всё можно исправить.

Добро пожаловать под кат!

Читать дальше →
Total votes 39: ↑37 and ↓2 +35
Comments 9

Altera + OpenCL: вскрываем ядро

Reading time 23 min
Views 16K


Всем привет!

В прошлой статье я запустил простой OpenCL пример на FPGA фирмы Altera:
// ACL kernel for adding two input vectors
__kernel void vector_add( __global const uint *restrict x,  
                          __global const uint *restrict y,  
                          __global       uint *restrict z )
{
    // get index of the work item
    int index = get_global_id(0);
 
    // add the vector elements
    z[index] = x[index] + y[index];
}

Я намеренно не углублялся в детали и показал верхушку айсберга: процесс разработки, сборку проекта, запуск на системе.

При подготовке первой статьи мне стало дико интересно, во что превращаются (со стороны FPGA) эти строчки. Понимание архитектуры даст возможность что-то соптимизировать и понять на что уходят ресурсы, а так же что хорошо и плохо для этой системы.

В этой статье мы попробуем вскрыть ядро и найти ответы на следующие вопросы:
  • Какая у него архитектура?
  • Как происходит его настройка? Как попадают данные на обработку?
  • На какой частоте он работает? Чем это определяется?
  • Можно ли просимулировать только ядро в RTL-симуляторах?
  • Какие блоки занимают больше всего ресурсов? Можно ли как-то это соптимизировать?

Давайте взглянём на его внутренности! Добро пожаловать под кат!
Читать дальше →
Total votes 29: ↑27 and ↓2 +25
Comments 8

Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog

Reading time 14 min
Views 42K
image

Всем привет!

Altera SDK for OpenCL — это набор библиотек и приложений, который позволяет компилировать код, написанный на OpenCL, в прошивку для ПЛИС фирмы Altera. Это даёт возможность программисту использовать FPGA как ускоритель высокопроизводительных вычислений без знания HDL-языков, а писать на том, что он привык, когда это делает под GPU.

Я поигрался с этим инструментом на простом примере и хочу об этом вам рассказать.

План:

Добро пожаловать под кат! Осторожно, будут картинки!
Читать дальше →
Total votes 20: ↑19 and ↓1 +18
Comments 28

Ethernet + PCIe + FPGA = LOVE

Reading time 12 min
Views 68K
image

Доступ по Ethernet невозможен без сетевых карточек (NIC). На небольших скоростях (до 1G) NIC встраивают в материнки, а на больших (10G/40G) NIC размещается на отдельной PCIe плате. Основным ядром такой платы является интегральный чип (ASIC), который занимается приемом/отправкой пакетов на самом низком уровне. Для большинства задач возможностей этого чипа хватит с лихвой.

Что делать, если возможностей сетевой карточки не хватает? Либо задача требует максимально близкого доступа к низкому уровню? Тогда на сцену выходят платы с перепрограммируемой логикой — ПЛИС (FPGA).

Какие задачи на них решают, что размещают, а так же самых интересных представителей вы увидите под катом!

Осторожно, будут картинки!
Читать дальше →
Total votes 31: ↑31 and ↓0 +31
Comments 56

Книги и ресурсы о мотивации на рабочем месте

Reading time 2 min
Views 8.2K
Хотите узнать больше о значении мотивации на рабочем месте? Вот вам несколько отборных ресурсов, которые позволят вам ознакомиться с наиболее свежими трендами в мотивации персонала. Итак, устраивайтесь поудобнее и читайте!
Читать дальше →
Total votes 7: ↑7 and ↓0 +7
Comments 3

LinkMeUp. Выпуск №22. НТЦ Метротек. Разработка ПО для чипов FPGA. Измерительное оборудование Ethernet

Reading time 2 min
Views 3.6K
Трансляция 22-го предновогоднего выпуска подкаста linkmeup оказалась взрывной, а последующая публикация 10-й части СДСМ закрепила успех. Был аншлаг и по количеству слушателей и по количеству новых участников группы вк и по качеству комментариев в джаббере.

И тому есть причина — тема выпуска — Измерение качества каналов и разработка ПО для чипов FPGA для обработки 100 Гб/с без потерь.
В гостях у нас сотрудники НТЦ Метротек: Павел Курочкин (директор по разработке ПО) и Иван Шевчук (инженер-разработчик FPGA).
В подкасте мы обсуждаем:
  • Линейки оборудования Метротек — измерительное оборудование, коммутаторы, специальные разработки.
  • Методология измерения каналов связи и в частности Ethernet: двусторонние и односторонние задержки, джиттер, пропускная способность, BERT.
  • Стандарты измерения: RFC2544 и Y.1564, OAM, TWAMP/OWAMP.
  • Чипы FPGA. Для чего используются, чем отличаются от ASIC.
  • Разработка FPGA для обработки трафика Ethernet на скорости 100 Гб/с. Проблемы, решения, принципиальные схемы.


Кроме того, в 22-м выпуске мы начинаем рубрику «История связи». Вести её будет Дмитрий Булыгин. В первой части рассказ об открытии электричества и самых первых прототипах телеграфа.

Скачать файл подкаста.



Хранилище подкастов rpod.ru почил в бозе вместе со своим RSS, поэтому старая лента iTunes больше неактуальна.
Вы можете подписаться на продолжение и добавить в свой плеер RSS с podfm.ru.

Скачать все выпуски подкаста вы можете с помощью BT Sync (код: BYENRHD5UNKD5ZDIYFSB63WG2PEY2GIUN) или с яндекс-диска.

Хронометраж:
0:00:00 — 0:27:47: Вступление и новости.
0:27:47 — 0:40:40: Рубрика «История связи» от Дмитрия Булыгина.
0:40:40 — 0:50:56: НТЦ Метротек. История, разработки. Павел Курочкин.
0:50:56 — 1:54:20: Измерение параметров каналов связи. Павел Курочкин.
1:54:20 — 2:11:30: Линейки оборудования Метротек и положение на рынке. Павел Курочкин.
2:11:30 — 3:02:16: Разработка ПО для чипов FPGA. Иван Шевчук.


Читать дальше →
Total votes 18: ↑15 and ↓3 +12
Comments 2

Information

Rating
Does not participate
Registered
Activity